Bienvenu sur la Particule.com

Toute l'actualités des geeks

Projet et fonctionnement du site la Particule.com

Les infos Bloc-Note du site la Particule.com

Nos différents partenaires

Suivre nos sponsors
Logo la particule.com
  



  Article précédent Précédent   suivant Article suivant  

 EPYC une évolution

  Liste des news     

13

Janvier

La prochaine génération de processeurs EPYC, nom de code Genoa, marquera une belle évolution par rapport aux gammes Rome et Milan : architecture CPU Zen 4, gravure en 5 nm, jusqu’à 96 cœurs / 192 threads, DDR5 et PCIe 5.0. AMD a confirmé ces caractéristiques en novembre dernier. Toutefois, les documents dérobés à Gigabyte en août évoquaient aussi une prise en charge de 12 canaux mémoire ; une donnée qui figure dans un récent patch EDAC (Error Detection and Correction) publié par AMD. Les correctifs stipulent que les puces EPYC 7004 supporteront jusqu’à 12 canaux mémoire par socket, contre 8 pour les serveurs AMD existants. Le nombre de DIMMs par canal (DPC) supportés reste en revanche incertain. Le pilote précise que les EPYC Genoa prennent en charge la RDDR5 (Registered DDR5) et la LRDDR5 (Load-Reduced DDR5). En principe, douze canaux de mémoire DDR5 fait passer la bande passante à 460,8 Go/s contre 204,8 Go/s pour les EPYC Milan. En fonction de la capacité des barrettes, un système serait susceptible d’embarquer 6 To de mémoire au lieu de 4 To actuellement. Dans le cas d’un support de deux RDIMM par canal, la capacité maximale serait de 12 To de DDR5.



  Article précédent Précédent   suivant Article suivant  

EPYC une évolution

La prochaine génération de processeurs EPYC, nom de code Genoa, marquera une belle évolution par rapport aux gammes Rome et Milan : architecture CPU Zen 4, gravure en 5 nm, jusqu’à 96 cœurs / 192 threads, DDR5 et PCIe 5.0. AMD a confirmé ces caractéristiques en novembre dernier. Toutefois, les documents dérobés à Gigabyte en août évoquaient aussi une prise en charge de 12 canaux mémoire ; une donnée qui figure dans un récent patch EDAC (Error Detection and Correction) publié par AMD. Les correctifs stipulent que les puces EPYC 7004 supporteront jusqu’à 12 canaux mémoire par socket, contre 8 pour les serveurs AMD existants. Le nombre de DIMMs par canal (DPC) supportés reste en revanche incertain. Le pilote précise que les EPYC Genoa prennent en charge la RDDR5 (Registered DDR5) et la LRDDR5 (Load-Reduced DDR5). En principe, douze canaux de mémoire DDR5 fait passer la bande passante à 460,8 Go/s contre 204,8 Go/s pour les EPYC Milan. En fonction de la capacité des barrettes, un système serait susceptible d’embarquer 6 To de mémoire au lieu de 4 To actuellement. Dans le cas d’un support de deux RDIMM par canal, la capacité maximale serait de 12 To de DDR5.
13-01-2022


  Article précédent Précédent   suivant Article suivant